隨著(zhù)晶體管尺寸收縮腳步的放緩，以及各界對高性能 PC 需求的增長(cháng)，近來(lái)人們對先進(jìn)芯片解決方案的興趣也越來(lái)越大。
新方案的特點(diǎn)是在尺寸上大于光刻機的標線(xiàn)片，即面積大于可生產(chǎn)單個(gè)芯片的最大尺寸。
此前，我已經(jīng)在 Cerebras 上見(jiàn)到過(guò)超大規模的 1.2 萬(wàn)億晶圓級晶體管制造方案。現在看來(lái)，臺積電和博通也有類(lèi)似的想法。
【來(lái)自：TSMC】
本周，臺積電和博通宣布了面向晶圓上晶片封裝（CoWos）應用的超大型中介層計劃，印證了外界對于兩家公司一直在考慮超大型芯片的想法。
擬議的 1700m㎡ 中介層，是臺積電 858m㎡ 掩模版極限的兩倍 。雖然該公司無(wú)法一次性生產(chǎn)初這么大的單個(gè)中介層（受光罩限制），但實(shí)際生產(chǎn)種可將多個(gè)中介層縫合到一起。
在將它們彼此相鄰地構建在單個(gè)晶片上之后再進(jìn)行連接，從而再不超出標線(xiàn)限制的同時(shí)，發(fā)揮出超大型中介層的最大優(yōu)勢。
初期，CoWoS 新平臺將用于博通面向 HPC 市場(chǎng)的新處理器，并基于臺積電的 5nm EVU 工藝制造。
這款系統級封裝產(chǎn)品具有“多個(gè)”SoC 芯片和六組 HMB2（第二代高帶寬緩存）堆棧，總容量為 96GB 。
博通在新聞稿中稱(chēng)，該芯片總帶寬可達 2.7 TB/s，與三星最新的 HBM2E 芯片可提供的帶寬一致。
通過(guò)使用掩模拼接技術(shù)使 SiP 的尺寸增加一倍，臺積電及其合作伙伴能夠在計算密集型工作負載中投入大量的晶體管。對于近來(lái)高速發(fā)展的 HPC 和 AI 應用而言，這一點(diǎn)顯得尤為重要。
需要指出的是，臺積電將繼續完善其 CoWoS 技術(shù)，預計未來(lái)還有大于 1700 m㎡ 的 SIP 出現。
